INTEGRATED CIRCUIT DEVICE

Patent Number:

JP62119952

Publication date:

1987-06-01

Inventor(s):

MITANI HITOSHI

Applicant(s):

NEC CORP

Requested Patent:

☐ <u>JP62119952</u>

Application Number: JP19850259972 19851119

Priority Number(s):

IPC Classification:

H01L25/04

EC Classification:

Equivalents:

Abstract

PURPOSE:To realize a device occupying but a small area by a method wherein an IC is installed on a lead frame and wiring is accomplished between them, another IC is installed on another lead frame and wiring is accomplished between them, the two lead frames are connected with each other, and the entirely is sealed in resin.

CONSTITUTION:An IC element 1 is installed on a first island 4 and connection is made to a lead frame 3 by a bonding wire 7. Next, an IC element 2 is installed on a second island 6 and connection is made to a lead frame 5 by a bonding wire 7. Finally, the lead frames 3 and 5 are connected and sealing is accomplished in resin 8 for the completion of the device. Another method may be employed wherewith IC elements are housed in ceramic packages instead of resin for the realization of a laminate of packages. A plurality of IC elements may be installed on a single lead frame.

Data supplied from the esp@cenet database - I2

⑩ 日本国特許庁(JP)

①特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62-119952

⑤Int Cl.⁴

識別記号

庁内整理番号

母公開 昭和62年(1987)6月1日

H 01 L 25/04

7638-5F

審査請求 未請求 発明の数 1 (全3頁)

4 4 5 6 7 7 9

②特 願 昭60-259972

②出 願 昭60(1985)11月19日

70発明者 三谷 仁

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 顋 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑩代 理 人 弁理士 内 原 晋

明 細 響

1. 発明の名称 集成回路装置

2. 特許請求の範囲

- (1) 条枝回路紫子が収置され、かつ、結線された リードフレームを2段に重ね、さらに、前記上 下のリードフレームが互いに接続され、樹脂で 對止されてなることを特徴とする集積回路装置。
- (2) 上記上下のリードフレームの少くとも一方の リードフレームには、複数の集積回路煮子が戦 置されていることを特徴とする特許請求の範囲 第1項に記載の集積回路装置。

3. 発明の詳細な説明

〔産菜上の利用分野〕

本発明は複数の集積回路案子を1つのパッケージ内に収納した集積回路装置に関する。

(従来の技術)

第4図(a)は、一つのリードフレームに複数の集 機回路案子を軟置し結線した樹脂對止前の征来の 集機回路装置の平面図、同図(b)は同図(a)図のAー A断面図である。これらの図において、リードフ レームのアイランド14に無様回路案子11,12 をマウントし、ポンディングワイヤ?で、リード 17と集様回路案子11,12とを電気的に接続し たものである。

〔発明が解決しよりとする問題点〕

上述した従来の集被回路装置は、複数の架被回路案子を同一パッケージ内に収納する場合、占有面積が増大する欠点がある。例えば、ある同一機能を有する2個の集被回路案子を第4回の根に平面的に配置し、各々の案子の選択は、各々に選択信号を加えて各集被回路案子を使用する場合や、異なる機能の案子を視数個契要し、1個の集成回路装置として利用する場合など、案子の占有面はやパッケージの容被等が限定されていれば、それらの収納は非常に困難となる欠点がある。

(間魁点を解決するための手段)

本発明の巣状回路装置は、巣状回路栄子が戦性 され結駁された第1のリードフレーム上に、別の **梨状回路米子が戦艦され結翩された第2のリード** フレームが配置され、第1と第2のリードフレー ムは電気的に接続され、そしてとれらは樹脂で一 体に封止されているのである。

(実施例)

本発明について図面を参照して説明する。第1 凶は本発明の、第1の実施例の断面図を示したも のである。凶に於いて、1,2は年1及び年2の **集城回路業子であり、3,5は第1及び第2のり** ードフレーム、4,6 は第1及び第2のリードフ レームのアイランド、7はボンディングワイヤ、 8は樹脂部である。

本発明の象徴回路装置を得る為には、まず、第 1のアイランド4に第1の巣状回路末子1をマウ ントし、ポンディングワイヤ7にて第1のリード フレーム3と第1の集積回路業子1とを電気的に 接続する。次に第2のアイランド6に第2の集積 回路条子2をマウントし、ポンディングワイヤ7

は第1及び第2のアイランド部、33,36はセラ ミックパッケージの基底部、35,38は第1及び 第2のリード部、7はポンディングワイヤ、39 はセラミックパッケージのキャップである。

との応用例を得る為の方法について説明する。 まず第1のセラミックパッケージ基底部33のア イランド部34に第1の集戦回路業子1をマウン トレ、ワイヤポンティングを行う。次に第2のセ に第2の集殺回路米子2をマウントし、ワイヤポ ンディングを行なり。最後に、セラミックパッケ ージの基底部33と36を重ねて對止し、基底部 36にキャップ39で盗をし封じる事により、製品 が得られる。

(発明の効果)

以上説明した様に本発明は、従来技術を使って 容易に実現する事が可能であり、しかも、複数の **巣横回路業子を向一パッケージ内に収納する場合** の占有面積の増加を半分以下におさえる事ができ る効果がある。

にて第2のリードフレーム5と第2の果状回路業 子2とを電気的に接続する。最後に第1のリード フレーム3と第2のリードフレーム5とを熱的又 は機械的に接続した後、樹脂8にて對止する事に より本集機回路袋筐を得る事ができる。

第2図は本発明の第2の奥施例の斯面図を示し たものである。図に於いて、11,12は下段側の 集横回路第子であり、21,22は上段側の集積回 路業子である。13,15は下段と上段のリードフ -レーム、14,15 は下段と上段のリードフレーム のアイランド、7はボンディングワイヤ、18は 樹脂部である。図に示す通り、第2の実施例は、 下段と上段のリードフレーム上の条状回路楽子を 複数設けたものである。尚、第2の実施例の集模 四路装置を得るための方法については、第1の実 施例と同一方法で得られる。

第3回は耐湿性及び熱に対する動作特性の向上 を図って、セラミックパッケージに本発明を応用 した応用例の断面凶である。凶に於いて、1,2 は第1及び第2の集秋回路素子であり、34,37

4. 図面の簡単な説明

第1図は本発明の第1の実施例の断面図、第2 図は本発明の第2の実施例の断面図、第3図は本 発明をセラミックパッケージに応用した一応用例 の断面図、第4図(8)は従来の集積回路装置の樹脂 對止前の平面図、同図(b)は同図(a)のA-A断面図 である。

1,2,11,12,21,22 …… 集積回路案子、 ラミックパッケージ基底部36のアイランド部37 3,5,13,15……リードフレーム、4,6,14, ` 16……アイランド、7……ポンディングワイヤ、 8.18……封止樹脂、33.36……セラミックパ ッケージ基底部、34,37……アイランド部、35. 38……リード部、39……キャップ。

> 代理人 弁理士 内 原 好

特開昭62-119952(3)





